Güç elektroniğinin en önemli yapılarından bir tanesi şebeke ile ilişkili tasarımlardır. Bunlar PFC ya da güç kaynakları gibi şebekeden enerji çekebileceği gibi, eviriciler gibi şebekeye enerji verebilen tasarımlar olarak da karşımıza çıkabilmektedirler. Özellikle son dönemde revaçta olan çift yönlü çalışan dönüştürücüler de yine bu kategoriye girmektedir. Şebeke devreler üzerinde su dolu bir baraj gibi davranmaktadır; o kadar büyük bir haznesi vardır ki, verilen tüm enerjiyi bünyesine kabul edebildiği gibi, küçük bir hatada aynı bir barajın yıkılması gibi tüm kuvvetiyle ilgili devreye zarar verebilmektedir. Bu yüzden özel durumlar hariç şebeke ile çalışan tüm cihazlar şebekeye senkron olmak durumundadır.

Şebekeye senkron olabilmek için gerek analog gerekse dijital bir çok yöntem bulunmaktadır. Söz konusu yüksek güç değerleri olduğunda ise dijital elektronik kontrolü günümüzün vazgeçilmezleri arasındadır. İki bölümde devam edecek bu yazı dizimizde, dijital temeller ile tek ve üç faz şebeke senkronizasyonunu ele alarak, çok sık tercih edilen algoritmaları ele alacağız.

Fakir Adamın Senkronizasyon Yöntemi: Zero Cross
Senkronizasyon dendiğinde ilk akla gelen uygulamalardan biri sıfır geçiş anını (zero cross) yakalamaktır. Bu yazının konusu olmasa da sıfır geçiş anını yakalamak için bir çok yöntem ve devre bulunmaktadır.Yukarıdaki diyagramda sinüs şeklindeki gerilim, bu gerilime ait sıfır geçiş anlarının yakalanışını temsil eden bir kare dalga ve bu dalgaya senkron bir timer görülebilir.

Bu yöntemde işlemci içerisinde bulunan bir timer, şebekenin sıfır geçişlerinde, sinüs sinyaline senkron olur ve bir sonraki alternansın bileşenleri bu timer değerinden yararlanılarak bulunur. Günümüzde kullanılan çoğu triyak kontrollü beyaz eşya, motor sürücü gibi uygulamalar, fiyat etkin çalışmadan dolayı bu yöntemi tercih ederler. Yöntemin en önemli avantajı basit bir yapı ile kabaca şebekeye senkron olunabilmesidir. Ev tipi uygulamalar ve şebeke frekansının çok da değişmediği nispeten daha gürültüsüz ortamlarda bu yöntem sorunsuz çalışabilir.

Yöntemin en büyük dezavantajlarından biri; harmonik içerikli, sıfır geçiş anlarında gürültü barındıran şebekelerde sıfır geçişinin yanlış algılanmasından dolayı hassasiyet kaybı olarak gösterilebilir. Bunun yanında yukarıdaki şekilde örneklendiği gibi, bir önceki sıfır geçişin zaman bilgisi kullanıp geleceği ön görerek çalışan bu sistemde, ani frekans değişimlerinde yanlış yerde kitlenme sorunları (şekilde yeşil daireler ve kırmızı timer bölümünde gösterilmiştir) yaşanabilmektedir. Özellikle triyak/tristör kontrolü, PFC gibi uygulamalarda bu yöntem sorun teşkil edebilmektedir.

Zengin Adamın Senkronizasyon Yöntemi: PLL
Şebekeye senkron olmak, yukarıda anlattığımız uygulamalar için sıfır geçişlerinin kilitlenmesi ile yeterli olsa da şebekeden kritik yükler çeken PFC ya da daha önce bu sayfalarda sıkça dile getirdiğimiz rüzgar ya da güneş eviricileri gibi şebekeye enerji aktaran uygulamalarda faz açısı kritik önem arz etmektedir. Faz açısının bu denli kritik olduğu uygulamalarda ise, haberleşmecilerin sıklıkla kullandığı, günümüz işlemcilerinin de içerisinde yer alan PLL (phase-locked loop), Türkçe tanımıyla faz kilitlemeli çevrim işlemi kullanılır. PLL, giriş sinyali ile çıkış sinyali arasındaki faz hatasını minimum yapmaya çalışan bir kontrol sistemidir.PLL döngüsü üç ana bölümden oluşmaktadır:
– Faz Algılama (PD) Bölümü: Bu kısımda giriş sinyalinin faz açısı bilgisi elde edilir.
– Low Pass Filtre (LF) Bölümü: Elde edilen faz açısı bilgisi yüksek frekans bileşenlerinden arındırılmak üzere alçak geçiren filtreye tabi tutulur. Genellikle PI döngüsü tercih edilir.
– Gerilim Kontrollü Osilatör (VCO) Bölümü: Elde edilen faz açısı bilgisine göre çıkış sinyali üretir.

Şebekenin geriliminin anlık çökmelerinde, gerilim dengesizliklerinde, harmonikli ve gürültülü durumlarda, frekansın ani değiştiği durumlarda PLL tüm bu sorunları aşarak, faz kilitlemeye devam etmelidir. Fazın düzgün şekilde kitlendiği durumlarda ise PLL ayrıca bize okunan sinyalin frekans ve genlik bilgilerini de sunmaktadır.

Tek faz şebeke ve PLL ile ilgili literatür araştırılması yapıldığında özellikle faz algılama bölümünde yapılan çalışmaların çeşitliliği göze çarpmaktadır. Yapılan çalışmalar içerisinde 2006’yılında Mihai Ciobotaru, Remus Teodorescu ve Frede Blaabjerg önerilen “Second Order Generalized Integrator (SOGI)” yöntemi, günümüzde oldukça kabul gören, basit ve işlevsel bir metot olarak karşımıza çıkmaktadır.Yukarıda göreceğimiz (üstüne tıklayınca diagram büyüyecektir) metot da, öncelikle giriş sinyali SOGI bloğundan geçirilerek, sinyalin gürültülerden arındırılmış saf sinüs formu (alpha) ile bu formun 90 derece kaydırılmış diğer bir formu daha (beta) oluşturulur. Bu iki sinyal, hem gürültülerden arındırılmış hem de her anda birbirlerine karşı 90 derece faz farkına sahiptirler.SOGI dönüşümünü gerçekleştiren blok yukarıda görülebilir. Bloğun en güzel yanı, girişteki sinyaldeki gürültüleri filtreleyerek, hem girişe ait temel sinüsü oluşturması hem de bunu yaparken basit bir matematiksel işlem ile bunu yapabilmesidir. Bloğun girişine bir sinüs uygulandığında elde edilen çıktılar aşağıdaki şekilde olmaktadır.Yukarıdaki şekilde sarı giriş sinyali olarak SOGI’ye girmektedir. SOGI çıktısı olarak alpha (v’) ve o sinyalin 90 derece faz farklı hali beta (qv’) görülebilmektedir. Dikkat edilirse sadece faz farklarının değil genliklerin de giriş ile uyumlu olduğu görülebilir.

Yukarıda oluşturulan alpha ve beta sinyalleri, vektör kontrol uygulamalarından aşina olduğumuz Park dönüşümüne sokularak sinyallerin genliği ve faz açı bilgisi elde edilir. Faz açı bilgisi ise daha sonra basit bir PI döngüsünden geçirilerek girişe senkron olunur.SOGI’ye biraz daha hız katmak için FLL yani frekans kitleme döngüsü de yukarıdaki şekilde sisteme eklenebilir. Böylelikle şebekedeki frekans değişimine olukça hızlı şekilde tepki alınır.Tüm yukarıda anlattıklarımızı ele aldığımızda SOGI PLL bloğunun tümü yukarıdaki gibi (diyagrama tıklarsanız büyüyecektir) olacaktır. Görülebileceği gibi PLL algoritması bizlere sadece faz kitlemeyi değil ayrıca ilgili sinyalin frekans ve RMS değeri gibi bilgileri de sunmaktadır. Tüm bloklara bakıldığında basit çarpma, toplama ve çıkarma işlemlerine sahip olması, bölme gibi işlemler barındırmaması nedeniyle işlemci dostu bir algoritma olarak karşımıza çıkmaktadır.

SOGI PLL Uygulaması
SOGI PLL uygulaması için aşağıdaki basit test kurulumunu gerçekleştirilerek, tek faz giriş simülatörü yapılmıştır. 3 adet DAC çıkışı barındırdığı için STM32F334 kiti, şebeke sinyallerinin çıktısını simüle etmek için kullanılmıştır. Texas DSP kiti ise SOGI PLL algoritmasını koşturmaktadır.
SOGI PLL algoritmasının çıktısı, giriş sinyalinin o anki açı bilgisi (teta) olarak bize sunulmaktadır. Bir periyodun 360 dereceden oluştuğu ve şebeke frekansının maksimum 65Hz olabileceği göz önüne alındığında PLL algoritmasının işlem frekansının en az 360*65Hz = 23.4kHz olması gerektiği görülür. Bu uygulama özelinde SOGI PLL algoritması 25kHz’de bir işletilmiştir.

Gerçekleştirilen uygulamada, STM32F334’ün DAC-1 kanalı osiloskopun birinci kanalına bağlanmış ve şebeke girişini simüle etmek amacıyla kullanılmıştır. İlgili sinyal Texas DSP’de bulunan ADC-1 kanalına bağlanmıştır. Texas DSP DAC çıktılarının ilki osiloskopun ikinci kanalına bağlanmış ve SOGI PLL çıktısı sonucunda oluşan girişe senkron sinüs dalgası üretilmiştir; ikinci DAC ise 0-360 derece açı bilgisini (0-1-2-…358-359-0-1-2… şeklinde) ekrana yansıtmaktadır.

SOGI PLL Algoritması için uygulanan testler sırasıyla şunlar olmuştur:
1) Giriş sinyalinin genliği %80 iken frekans 45Hz >> 65Hz şeklinde değiştirilmiştir.
2) Giriş sinyalinin genliği %80 iken frekans 65Hz >> 45Hz şeklinde değiştirilmiştir.
3) Giriş sinyalinin genliği %40 iken frekans 45Hz >> 65Hz şeklinde değiştirilmiştir.
4) Giriş sinyalinin genliği %40 iken frekans 65Hz >> 45Hz şeklinde değiştirilmiştir.
5) Giriş sinyalinin genliği %80 iken birden 3. harmonik etkisi artırılmıştır.
6) Giriş sinyalinin genliği %80 iken birden 5. harmonik etkisi artırılmıştır.
7) Giriş sinyalinin genliği %80 iken 3-5-7-9-11. harmonik etkisi altında PLL performansı izlenmiştir.
8) Giriş sinyali 3-5-7-9-11. harmonik etkisi altında iken 45Hz >> 65Hz şeklinde değiştirilmiştir.
9) Giriş sinyali 3-5-7-9-11. harmonik etkisi altında iken 65Hz >> 45Hz şeklinde değiştirilmiştir.
10) Giriş sinyalinin genliği %80 iken birden %40 civarlarına indirilmiştir.
11) Giriş sinyalinin genliği %40 iken birden %80 civarlarına çıkarılmıştır.

Tüm test sonuçlarını aşağıdaki slider’da sağa ve sola giderek görebilirsiniz.

SOGI PLL Test 1

SOGI PLL Test 2

SOGI PLL Test 3

SOGI PLL Test 4

SOGI PLL Test 5

SOGI PLL Test 6

SOGI PLL Test 7

SOGI PLL Test 8

SOGI PLL Test 9

SOGI PLL Test 10

SOGI PLL Test 11

Yukarıdaki tüm test sonuçlarında, PLL sayesinde şebeke senkronizasyonunun, sinyalin her 1/25kHz’de bir (40us) ele alınmasının getirdiği avantajlar görülebilir; dolayısı ile sinyal herhangi bir noktada değişse de PLL sinyale faz ve frekans olarak kitlenmeyi başarmaktadır. Ayrıca daha önce bahsettiğimiz filtreler sayesinde de yüksek harmoniklerin PLL çıkışında elimine edildiği görülebilir. PLL’in başarısı, 45-65Hz gibi 20Hzlik anlık değişimde dahi şebekeyi 1~1,5 periyodda tekrar kitlenebilmesindedir.

İlk Bölümün Sonuna Gelirken…
Senkronizasyon, şebeke ile çalışan güç elektroniği cihazlarının ayrılmaz bir parçası olarak karşımıza çıkmaktadır. Dijital elektronik ile harmanlanan bu sistemler, bizlere yeni kapılar aralasa da tüm bu kapıların matematiksel işlemlerden geçtiği görülmektedir. SOGI PLL’de yukarıda anlattığımız üzere bir çok matematiksel işlemi içinde barındırdığından, koşması gereken işlemcinin güçlü olmasını gerektirmektedir. Texas DSP, STM32F3, PIC32 gibi içerisinde FPU (floating point unit) ve TMU (trigonometric math unit) birimleri içeren işlemciler ya da FPGA’ler özellikle bu tür algoritmaların koşması için biçilmiş kaftandırlar.

Gelecek bölümde üç faz şebekeye senkron olmak için benzer algoritmaları inceleyeceğiz.
Tüm sorularınızı yorum bölümünden bana iletebilirsiniz.
Herkese çalışmalarında başarılar dilerim.